DIALOG(R)File 352:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

009027707

WPI Acc No: 1992-155067/199219

XRPX Acc No: N92-115923

Integrated circuit device with electromigration preventive structure - has film conductors each with width of not more than 2 micrometres, arranged on upper and lower portions of insulator NoAbstract Dwg 1/3

Patent Assignee: SEIKO EPSON CORP (SHIH)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4092430 A 19920325 JP 90209815 A 19900808 199219 B

Priority Applications (No Type Date): JP 90209815 A 19900808

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4092430 A 3

Title Terms: INTEGRATE; CIRCUIT; DEVICE; ELECTROMIGRATION; PREVENT; STRUCTURE; FILM; CONDUCTOR; WIDTH; MORE; ARRANGE; UPPER; LOWER; PORTION;

INSULATE; NOABSTRACT

Derwent Class: U11

International Patent Class (Additional): H01L-021/32

File Segment: EPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

03727330 **Image available** SEMICONDUCTOR DEVICE

PUB. NO.:

04-092430 [JP 4092430 A]

PUBLISHED:

March 25, 1992 (19920325)

INVENTOR(s): OGUCHI AKEMI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-209815 [JP 90209815]

FILED:

August 08, 1990 (19900808)

INTL CLASS:

[5] H01L-021/3205

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1232, Vol. 16, No. 318, Pg. 157, July

13, 1992 (19920713)

ABSTRACT

PURPOSE: To form wiring which restrains the grain boundary diffusion of Al whose reliability is high by a method wherein the line width of the wiring which contains an Al alloy or a high-melting-point metal compound and an Al alloy is always set at 2.mu.m or lower.

CONSTITUTION: An oxide film (SiO(sub 2)) 202 is formed on the whole surface of an Si substrate 201; then, a titanium nitride film (TiN) 203 is formed; an aluminum alloy film 204 is formed on it; in addition, a titanium nitride film 205 is formed once again; and three-layer structure is obtained. At this time, slits are formed in wiring whose line width B is 10.mu.m in the direction of the wiring in such a way that their line width is always 2.mu.m or lower; at the same time, a patterning operation is executed; and an Si(sub 3)N(sub 4) film 206 is formed on the multilayer wiring. Thereby it is possible to obtain the multilayer wiring which restrains the grain boundary diffusion of Al atoms as the cause of an electromigration and whose reliability is high.

① 特許出願公開

◎ 公開特許公報(A) 平4−92430

Int. Cl. 5

識別記号

庁内整理番号

④公開 平成 4年(1992) 3月25日

H 01 L 21/3205

6810-4M 6810-4M H 01 L 21/88

N A

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称 半導体装置

②特 願 平2-209815

②出 願 平2(1990)8月8日

⑩発 明 者 小 口 あ け み 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

勿出 願 人 セイコーエプソン株式 東京都新宿区西新宿2丁目4番1号

会社

码代 理 人 弁理士 鈴木 喜三郎 外1名

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

A Ø 合金または髙融点金属化合物とA Ø 合金を含む配線層を有する半導体装置において、

a. 該配線の線幅が、常に2μm以下であること、

b. 該配線に上記(1)以上の線幅を用いる場合

は、スリット等を用いて、2μm以下の配線を複

数用いることによって所望の配線幅にすること

c. 下部半導体装置と接続する部分を除いた aまたは、bまたは、aとbの配線を含むことを

特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体装置の特に配線構造に関する。 [従来の技術] 従来の半導体装置及びその配線構造は、第3図の様な構造をしていて、配線の線幅が太くなるに従って、AI原子の粒界拡散が起こりやすく、エレクトロマイグレーション耐性が劣化した。

この事を従来の工程を追って説明すると、まず Si基板301上に、酸化膜(Si0₂) 302 を全面に形成する。

さらに、高融点金属化合物とAI合金膜を含む 多層配線303~305を形成し、フォトエッチ する。

最後に、保護膜306を形成する。・

以上が従来の工程である。

〔発明が解決しようとする課題〕

しかし、前述の従来技術では、配線の線幅が太 くなるにつれて、エレクトロマイグレーションの 原因である、A Q 原子の粒界拡散が起こりやすく なり、信頼性が劣化するという課題点があった。

そこで、本発明はこのような課題点を解決する もので、その目的とするところは、配線の線幅を 常に2μm以下になる機にすることによって、A ه در در ۱۱ رو

> ②原子の粒界拡散を抑制し、よりエレクトロマイ グレーションに強い配線を提供するところにある。 【課題を解決するための手段】

本発明の半導体装置は、AI合金または高融点 金属化合物とAI合金を含む配線層を有する半導 体装置において、

- a. 該配線の線幅が、常に2μm以下であること、 b. 上記該配線以上の線幅を用いる場合は、スリット等を用いて、2μm以下の配線を複数用いる ことによって所望の配線幅にすること、
- c. 下部半導体装置と接続する部分を除いた aまたはb、または、a+bの配線を含むことを 特徴とする。

(作用)

本発明の上記の構成によれば、配線の線幅を、常に2μm以下にすることによって、エレクトロマイグレーションの原因であるA 』原子の粒界拡散を抑制し、より信頼性の高い配線を備えた半導体装置を構成できる。

(実 施 例)

4 0 0 A の 窓化チタン膜 2 0 5 を形成し、 T i N / A g - 0 . 5 % C u / T i N の 三層構造を得る。 この際、線幅 (B) 1 0 μ m の配線に対して、 常に線幅が 2 μ m 以下となる様に、配線方向にそってスリットを入れ(第1図(a))フォトエッチによって同時に、パターニングする。(第2図(b))

次に、該多階配線の上層に保護膜として、 S i, N. 膜206を形成する。(第2図(c)) この際、保護膜の形成方法としては、 S i H.。 ガス600cc/cm、 NH, ガス6400cc /cmの混合ガスにより、圧力2500mtor r、温度350℃の条件下で、 S i, N. 膜を8 000人得る。

上述の工程を経て、できあがった本発明、半導体装置は、従来の半導体装置に比べると該多層配線の線幅を常に、2μm以下になる様に、配線方向にそってスリットを入れることによって、エレクトロマイグレーションの原因であるA』原子の粒界拡散を抑制させ、より信頼性の高い多層配線

本発明の半導体装置は、第〕図に示される構造をしている。

101はSi基板、102は酸化膜の二酸化ケイ素、103は窒化チタン、104はアルミ合金膜、105は窒化チタン、106は保護膜のSi3N4である。

以下、詳細は工程を追いながら説明していく。 (第2図 (a) ~ (c))

まず、S i 基板 2 0 1 の表面全体に絶縁膜として酸化膜 (S i O 2) 2 0 2 を 4 0 0 0 Å 形成する。 (第 2 図 (a))

次いで、配線層を形成する工程として、まず、スパッタリング装置内に窒素ガスを導入し、アルゴンと窒素の混合ガスにより、基板温度200℃の条件下で、反応性スパッタを行い、胰厚100 ① A の窒化チタン膜(TiN)203を形成する。 更にその上層に、アルミ合金(AM - 0.5% C u)をスパッタし、膜厚5000Åのアルミ合金膜204を得る。

さらに、もう1度反応性スパッタにより、膜厚

が得られる。

また、上記該多層配線を用いて、線幅依存性によるエレクトロマイグレーション試験を行った結果、線幅3~4μmにかけ、一番エレクトロマイグレーション耐性が劣化することがわかったので、線幅は、エレクトロマイグレーションに強い2μm以下が良いと考えられる。

さらに、スリットを入れる箇所は、電源線、信 号線を問わず、いかなる線幅の该多層配線にも常 に2μm以下となる様に用いることとする。

(発明の効果)

以上に述べた本発明によれば、従来の構造に比べて、配線を形成する際、配線の線幅を常に2μm以下になる様にすることによって、エレクトロマイグレーションの原因であるAI原子の粒界拡散を抑制させ、より信頼性の優れた半導体装置を提供できる。

4. 図面の簡単な説明

第1図(a)は、本発明の半導体装置を示す、

主要平面図。

第1図(b)は、本発明の半導体装置を示す、 主要断面図。

第2図(a)~(c)は、木発明の半導体装置の製造工程の断面図。

第3図は、従来の半導体装置を示す断面図。

101、201、301·Si 基板

102、202、302·酸化膜(SiO2)

103、203、303・窒化チタン (TiN)


1 0 4、2 0 4、3 0 4 · A & 合金膜 (A & - 0. 5% C u)


105、205、305・窒化チタン (TiN)

106、206、306・保護膜(Si3 N4)


以上


出願人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 啓三郎(他1名)






第 1 図







(c) 第 2 図

